...规模集成电路的锁相环时钟发生器,他是一款基于0.18 μm CMOS 数字工艺设计的高频电荷泵锁相环(Charge Pump Phase Locking Loop,CPPLL),最高输出频率达1.2 GHz。
基于14个网页-相关网页
charge pump phase locking loop
电荷泵锁相环
以上为机器翻译结果,长、整句建议使用 人工翻译 。
应用推荐
模块上移
模块下移
不移动