三维寄生电容
基于1个网页-相关网页
3D interconnect parasitic capacitance D互连寄生电容
3d parasitic capacitance
以上为机器翻译结果，长、整句建议使用 人工翻译 。
In the computations of 3d VLSI parasitic interconnect capacitance, it is very difficult to partition the boundary elements on a multi hole surface.
在3d VL SI互连寄生电容的边界元素法计算中，多孔平面的边界元划分是十分困难的问题。
youdao
应用推荐
模块上移
模块下移
不移动