go top

锁相环(phase locked loop synthesior)

网络释义

  PLLs

 关于S3C2440时钟设置的理解S3C2440有三个时钟FLCK、HCLK和PCLKs3c2440有两锁相环(PLLs):MPLL for FLCK、HCLK和PCLK,UPLL for USB block(48MHZ固定的!

基于152个网页-相关网页

有道翻译

锁相环(phase locked loop synthesior)

phase locked loop synthesior

以上为机器翻译结果,长、整句建议使用 人工翻译

$firstVoiceSent
- 来自原声例句
小调查
请问您想要如何调整此模块?

感谢您的反馈,我们会尽快进行适当修改!
进来说说原因吧 确定
小调查
请问您想要如何调整此模块?

感谢您的反馈,我们会尽快进行适当修改!
进来说说原因吧 确定