...输出的正弦载波相乘后，基带信号频率搬移到相应的射频频段，这时的信号是16路并行信号，需要经过FPGA的输出并串转换器（OSERDES）串行化后输出4路信号，最后按照MAX5881的时序要求从FPGA的I/O口输出。
基于40个网页-相关网页
输出并串转换器
Output parallel-to-serial converter
以上为机器翻译结果，长、整句建议使用 人工翻译 。
应用推荐
模块上移
模块下移
不移动