中国信息产业网 - 一种基于FPGA的时钟数据恢复电路的设计实现 关键词： 时钟数据恢复；过采样；输入延时单元；现场可编程逻辑阵列 [gap=784]Keywords: clock data recovery; over-sample; IDELAY; FPGA
基于10个网页-相关网页
输入延时单元
Input delay unit
以上为机器翻译结果，长、整句建议使用 人工翻译 。
为了提高综合频率，本文提出了对滤波处理单元的改进，采用流水线输入的竖直滤波器和改进的2级对角滤波器可以大大缩短导致的延时路径。
To improve the synthesis frequency, changes are made to the filter processing element. With pipelined vertical FIR and revised 2-level diagonal FIR, the corresponding delay path can be shortened.
youdao
应用推荐
模块上移
模块下移
不移动