... 时钟信号综合(Synthesis for Clock) 线路负载模型(WireLoadModel) 设计规则检查(Design Rule Check，DRC) ...
基于1个网页-相关网页
线路负载模型
Line load model
以上为机器翻译结果，长、整句建议使用 人工翻译 。
应用推荐
模块上移
模块下移
不移动