通过双方的数据传输和存储的移位寄存器的移位寄存器的时钟（SRCK）上升沿和寄存器时钟（RCK）分别。寄存器传输，存储数据到输出缓冲区时，移位寄存器清除（CLR）的\高。
基于12个网页-相关网页
这就是移位寄存器，因为数据在每一个时钟脉冲的作用下通过寄存器会移动一位。
It is called a shift register because the data is shifted through the register by one bit position on each clock pulse.
触发器的并行加载可以是同步的(即在时钟脉冲到达时发生)或异步的(不依赖于时钟)，这取决于移位寄存器的设计。
The parallel loading of the flip-flop can be synchronous (i. e., occurs with the clock pulse) or asynchronous (independent of the clock pulse) depending on the design of the shift register.
应用推荐