...由于FF2 将在CLK 的下降沿触发，两个触发器之间的路径实际上将被约束 为10ns 的50%即5ns 3、时钟输入抖动（Clock Input Jitter） 时钟输入抖动是源时钟的不确定性（clock uncertainty）之一 时钟的不确定时间必须从以下路径扣除： ——周期约束建立时间路径 —...
基于12个网页-相关网页
时钟输入抖动
Clock input jitter
以上为机器翻译结果，长、整句建议使用 人工翻译 。
其也可由参考输入时钟的较大的抖动引起。
It can also be caused by excessive jitter on the REFCLK input.
youdao
应用推荐
模块上移
模块下移
不移动