从AD1836数据手册可知，其系统时钟(MCLK)为12.288MHz，左右通道数据切换时钟(LRCLK)等于采样时钟(48kHz)，数据位时钟(DBCLK)为64&TImes;左右通道数据切换时钟(3.072MHz)。
基于20个网页-相关网页
发送数据位时钟 CLKX
接收数据位时钟 CLKR
而发送数据位时钟 CLKX
而将发送数据位时钟 CLKX
由于收数据位时钟 BCLKR
数据位时钟
Data bit clock
以上为机器翻译结果，长、整句建议使用 人工翻译 。
应用推荐
模块上移
模块下移
不移动