MAX9205或MAX9207LVDS串行器发送LVDS信号，电缆故障测试仪串行器在并行数据时钟(TCLK)的上升沿锁存10位并行数据，加入2位同步码后通过单路LVDS输出端口发送串行数据。
基于44个网页-相关网页
并行数据时钟(PDCLK)用于将I/Q数据输入同步至 AD9957。
基于12个网页-相关网页
并行数据时钟
Parallel data clock
以上为机器翻译结果，长、整句建议使用 人工翻译 。
与传统并行数据恢复电路相比，该电路不需要本地参考时钟，并且恢复出的并行数据是位同步的。
Compared with conventional circuits, the recovered parallel data is bit-synchronous, and the reference clock is avoided.
youdao
在串并转换接收器中，并行数据在字节时钟的作用下并行输出。
In the deserializer, parallel data are clocked out by byte clock.
应用推荐
模块上移
模块下移
不移动