可编程阵列逻辑，英语缩写PAL（programmable array logic)。由可编程的与阵列、固定的或阵列和输出反馈单元组成的一种可编程逻辑器件。PAL器件由可编程的与阵列、固定的或阵列和输出反馈单元组成。 不同型号有不同的输出和反馈结构，适用于各种组合逻辑电路和时序逻辑电路的设计。
答：GAL和CPLD是基于乘积项的可编程结构；即包含有可编程与阵列和固定的或阵列的PAL（可编程阵列逻辑）器件构成；FPGA（现场可编程门阵列）是基于查找表的可编程逻辑结构。 2-5 解释编程与配置这两个概念。
基于821个网页-相关网页
...可编程阵列逻辑(Programmable Array Logic) 可编程阵列逻辑(PAL)是一种与项可编程、或项固定结构的可编程结构，为能方便实现各种逻辑功能，其输出结构通常有多种结构，并且...
基于256个网页-相关网页
...rogrammable Logic Array）：与阵列可编程，或阵列可编程； 第二阶段：可编程阵列逻辑（PAL，Programmable Array g y Logic）与阵列可编程，或阵列固定，具有多种输出和反馈 结构，一次编程使用。
基于1个网页-相关网页
可编程阵列逻辑器件 PAL ; Programmable Array Logic ; programmable array logic device
通用可编程阵列逻辑 GAL
复杂可编程阵列逻辑 CPLD
和可编程阵列逻辑 ProgrammbleArrayLogic
可编程逻辑阵列 PLA ; Programmable Logic Array ; FPGA
可编程序逻辑阵列 PLA ; [计] programmable logic array ; programmable array logic ; programed logic array
现场可编程逻辑阵列 FPLA ; FPGA ; field programmable logic array
可编程序阵列逻辑 PAL ; programmable array logic
现场可编程序逻辑阵列 field programmable logic array ; fpla
本文主要研究的是基于现场可编程逻辑阵列（FPGA）的数字上下变频技术的设计和实现。
This paper deals with the design and implementation of Digital Up Conversion and Digital Down Conversion based on the field-programmable gate array (FPGA).
在硬件、软件上进行了优化设计特别是采用了大规模可编程逻辑器件ISPLSI - 1032 E门阵列使该系统更简洁、稳定。
Especially, the system becomes more concise and stable by use of large scale programmable logic device ISPLSI - 1032e gate array.
大规模可编程逻辑阵列（CPLD）的快速开发、在系统编程以及高速可靠的特点使得CPLD在数字系统的构建中起到越来越重要的作用。
The feature of rapidly develop, high speed and high reliability of Complex Program Logic Device(CPLD) makes CPLD playing a more and more role in the design of digital system.
应用推荐