go top

可测性设计技术

网络释义

  De-sign For Testability

目前最有效的方法就是采用可测性设计技术(DFT,De-sign For Testability),即在设计时就保证电路的可测性。对数字逻辑电路的测试包括功能测试和结构测试。

基于16个网页-相关网页

  DFT

目前最有效的方法就是采用可测性设计技术(DFT,De-signForTestability),即在设计时就保证电路的可测性。对数字逻辑电路的测试包括功能测试和结构测试。

基于4个网页-相关网页

短语

用可测性设计技术 Design for Testability ; DFT

有道翻译

可测性设计技术

Testability design technology

以上为机器翻译结果,长、整句建议使用 人工翻译

双语例句

  • 介绍SOC设计中的IP核复用技术软硬件协同设计技术、SOC验证技术可测性设计技术以及低功耗设计技术

    The paper introduced the technology of IP Reuse, hardware and software co-design, SOC verification, measurement and low-power design on the SOC design.

    youdao

  • 本文主要论述亚微米cmos阵列设计技术,包括技术性设计技术时钟设计技术、电源、地设计技术、电路结构优化余量设计技术等,最后给出了应用实例。

    In this paper, design technologies of sub-micron CMOS gate array, such as building library, testability, clock design, power-ground design, architecture optimizing, margin design, are presented.

    youdao

  • 介绍了综合软件硬件计算机体系结构超大规模集成技术可测性设计方法。

    The structured design of integrating software, hardware, computer architecture, VLSI technology and testability together, is introduced.

    youdao

更多双语例句
$firstVoiceSent
- 来自原声例句
小调查
请问您想要如何调整此模块?

感谢您的反馈,我们会尽快进行适当修改!
进来说说原因吧 确定
小调查
请问您想要如何调整此模块?

感谢您的反馈,我们会尽快进行适当修改!
进来说说原因吧 确定