clk作为32位计数器的时钟信号，32路比较电路比较32位计数器的当前值与占空比设定寄存器(Duty Cycle Value Register)中的值来决定pwm_out的输出为高或低。当当前计数器中的值小于或等于占空比寄存器中的值时，pwm_out输出低电平，否则输出高电平。
基于12个网页-相关网页
占空比设定寄存器
Duty cycle setting register
以上为机器翻译结果，长、整句建议使用 人工翻译 。
应用推荐
模块上移
模块下移
不移动