介绍了整个异步图像数据采集系统的结构,采用FPGA内部的异步先进先出(first in first out,FIFO)实现两路不同时钟域数据按接收端时钟同步输出,在XihnxISE7.1环境下用Modelsim6.1进...
基于2个网页-相关网页
基于1个网页-相关网页
内部的异步先进先出
Internal asynchronous first-in-first-out
以上为机器翻译结果，长、整句建议使用 人工翻译 。
应用推荐
模块上移
模块下移
不移动