MCLK 为外部时钟输入信号， 通常由外部时钟驱动，MCLK 进入 AD73360 之后，首先被分频产生 DMCLK(内部主时钟信号)， 然后由 DMCLK 分频产生串口时钟信号 SCLK，它们的分频因子都是可编程的；SCLK 为串口时钟 信号，通常作为DSP 的同步串口的输入...
基于1个网页-相关网页
内部主时钟信号
Internal master clock signal
以上为机器翻译结果，长、整句建议使用 人工翻译 。
应用推荐
模块上移
模块下移
不移动