文中同时还描述了在同样的系统中如何来实现速率较低的数据链路，通过使用双倍数据速率（double data rate，DDR）LVDS并配合时钟的传送，链路可以在两个处于相同底板但是不同PCB板上的FPGA之间以156MHz的...
基于4个网页-相关网页
文中同时还描述了在同样的系统中如何来实现速率较低的数据链路，通过使用双倍数据速率（double data rate，DDR）LVDS并配合时钟的传送，链路可以在两个处于相同底板但是不同PCB板上的FPGA之间以156MHz的...
基于2个网页-相关网页