10 Gbit/s 0.18pm CMOS光纤通信用数据判决 -文本浏览模式- 文档 - 枢研网 Keywords:dem ultiplexer;pseudo-static logic;flip-flop;C M O S [gap=240]关键词:分接器;伪静态逻辑;触发器;C M O S
基于8个网页-相关网页
伪静态逻辑
Pseudo-static logic
以上为机器翻译结果，长、整句建议使用 人工翻译 。
首先，文章讨论了静态时序分析中的伪路径问题以及路径敏化算法，分析了影响逻辑门和互连线延时的因素。
Firstly, false paths in static timing analysis and the algorithm to sensitize paths are presented, and then some factors affecting gates and interconnects delay are discussed.
youdao
应用推荐
模块上移
模块下移
不移动