... 具可以实现片上验证，并且可以将PSL描述的属性转换为硬件描述语言HDL(VHDL或Verilog),以创建用于断言检查器(Assertion Checker,AC)验证单元的IP。 在合成之前，设计者可以将这些代码与描述该设计的HDL代码组合到一起。
基于4个网页-相关网页
以创建用于断言检查器
To create an assertion inspector
以上为机器翻译结果，长、整句建议使用 人工翻译 。
应用推荐
模块上移
模块下移
不移动