数模混合信号芯片的测试与可测性设计研究 - docin.com豆丁网 地确定其状态（可工作、不可 工作、性能下降），隔离其内部故障的设计特性。以提高可测性为目的进行的设 计被称为可测性设计（DFT，Design For Test）。实际上可测性设计就是通过增加对 电路中的信号的可控性和可观性以便及时、经济的产生一个成功的测试程序
基于4个网页-相关网页
以提高可测性为目的进行的设 计被称为可测性设计（DFT，Design For Test）。
基于2个网页-相关网页
为可测性设计
Designed for testability
以上为机器翻译结果，长、整句建议使用 人工翻译 。
基于IEEE 1149.1标准的边界扫描技术(BST)作为一种标准化的可测性设计方法，弥补了传统测试的缺陷，为复杂的电路互连提供了测试手段。
As a standard DFT method, IEEE 1149.1 boundary-scan technique (BST) provides measures to complex interconnect test and can well make up the shortcoming of traditional test techniques.
youdao
应用推荐
模块上移
模块下移
不移动