例如，输入时钟上的允许时钟抖动（clock jitter）就是这样一条DCM约束。在某个测试案例中，DCM在低频模式时，对周期抖动的约束为±300psec。
基于520个网页-相关网页
缓冲延迟（bufferdelay）：指信号经过缓冲器达到有效的电压输出所需要的时间时钟抖动（Jitter）：时钟误差是指两个时钟周期之间存在的差值，这个误差是在时钟发生器内部产生的，和后期布线没有关系。
基于314个网页-相关网页
位时钟抖动 Clock Jitter ; CloXW Jitter
节目参考时钟抖动错误 PCR Jitter Error
时钟抖动和漂移 clock jitter and dispersion
低时钟抖动 Low clock jitter
低抖动时钟 low-jitter clock ; jitter ; clock, low-jitter
时钟输入抖动 Clock Input Jitter
时钟合成器&抖动管理 Clock Synthesizer / Jitter Management
This paper studies the ADC measuring clock jitter technology based on simple interference sampling.
本文基于简单相干采样法研究了ADC测量时钟抖动的技术。
参考来源 - 高速时钟信号抖动的ADC测量技术研究By using the measure criterion of intersymbol interference, the parameter optimization and robustness of timing jitter of interpolation filter for a few kinds of shaping functions has been studied.
利用码间串扰量的度量准则，对不同的成形滤波函数研究了插值滤波器的参数优化估计及其抗时钟抖动性能。
参考来源 - 全数字接收机中插值滤波器的优化设计 in C·2,447,543篇论文数据，部分数据来源于NoteExpress
时钟抖动是输出时钟的随机变化。
输出时钟抖动定义为三种类型：周期抖动，占空比抖动和相位抖动。
Output jitter is defined in three ways: period jitter. duty-cycle jitter, and phase jitter.
随着采样频率和A/D变换器位数的增加，时钟抖动和相位噪声对数据采集系统性能的影响更加显著。
The effect of clock jitter and phase noise on data acquisition system performance is more profound as the increase of sampling frequency and the bit of A/D converter.
应用推荐