数字锁相环(digital phase lock loop)
...CPLD等EDA设计更为广大硬件工程师所接受。其模块化设计为设计人员带来了很多方便，节约了系统的开发时间，使设计人员只需要调用这些模块或者IP核，然后组合起来就可以实现一个简单的功能。全数字锁相环（DPLL）就是其中一个典型的例子。然而DPLL在应用时存在很多缺陷，例如锁相时间长、捕捉带窄等。
基于922个网页-相关网页
数字锁相环(digital phase lock loop)
digital phase lock loop
以上为机器翻译结果，长、整句建议使用 人工翻译 。