低电压差分信号(low voltage differential signaling)
...与赛灵思FPGA连接的数据转换器正迅速采用全新JESD204B高速串行链路。要使用该接口格式及协议，设计必须考虑一些基本硬件及时序问题。 在当前大多数设计中，通过选用并行低电压差分信号（LVDS）作为数据转换器和FPGA之间的接口。在采用较慢速度转换器的设计中，一些FPGA设计人员仍然使用CMOS作为接口。
基于1104个网页-相关网页
低电压差分信号(low voltage differential signaling)
low voltage differential signaling
以上为机器翻译结果，长、整句建议使用 人工翻译 。