中英▼
go top

DPLL

  • 数字锁相环（Digital Phase Lock Loop）

网络释义专业释义英英释义

  数字锁相环(Digital Phase Lock Loop)

...CPLD等EDA设计更为广大硬件工程师所接受。其模块化设计为设计人员带来了很多方便，节约了系统的开发时间，使设计人员只需要调用这些模块或者IP核，然后组合起来就可以实现一个简单的功能。全数字锁相环（DPLL）就是其中一个典型的例子。然而DPLL在应用时存在很多缺陷，例如锁相时间长、捕捉带窄等。

基于922个网页-相关网页

  全数字锁相环

全数字锁相环(ADPLL)是数字射频中最重要的模块之一,它不仅是发射机实现软件可配置通用调制器的基础,还是为接收机提供宽调频范围本振信号的基础。

基于543个网页-相关网页

  数字锁相环路

传统的全数字锁相环路(DPLL)是由中、小规模TTL集成电路组成。这类DPLL工作频率低，靠得住性较差。

基于358个网页-相关网页

  锁相环

23全数字锁相环 全数字锁相环（ADPLL）是完全的数字系统。首先，数字意味着这个系统只含有逻 辑器件，而且数字还意味着整个系统里的全部信号都是数字的。

基于238个网页-相关网页

短语

Phase Lock Loop DPLL 锁相环

LL-DPLL 锁相环

VDD-DPLL 锁相环数据线供电

NR-DPLL 数字锁相环

all DPLL 全数字锁相环

DPLL laser DPL小型化激光器

fuzzy-DPLL 复合数字锁相环

DPLL算法 DPLL algorithm

DPLL algorithm DPLL算法

 更多收起网络短语
  • 数字锁相环
    数位式锁相回路
    数位式锁相迴路

·2,447,543篇论文数据，部分数据来源于NoteExpress

DPLL

  • abstract: DPLL stands for:

以上来源于: WordNet

双语例句

  • A new type of DPLL is introduced in this paper.

    介绍了一种新型的数字锁相环。

    youdao

  • Renaming for CNF formulas may help to improve DPLL algorithm.

    研究CNF公式的改名有助于改进DPLL算法。

    youdao

  • How to raise the phase lock speed of embedded DPLL is researched.

    对如何提高嵌入式全数字锁相环的锁定速度进行了研究。

    youdao

更多双语例句
$firstVoiceSent
- 来自原声例句
小调查
请问您想要如何调整此模块？

感谢您的反馈，我们会尽快进行适当修改！
进来说说原因吧 确定
小调查
请问您想要如何调整此模块？

感谢您的反馈，我们会尽快进行适当修改！
进来说说原因吧 确定