digital delay timer
数字延时计时器
以上为机器翻译结果，长、整句建议使用 人工翻译 。
In this paper, the optimization method was used to design the interface circuit, and use VHDL description to design low voltage digital delay timer.
在电路设计过程中，对后级接口电路进行了最优化设计，采用VHDL描述的方式实现了低压数字延时电路模块的设计。
youdao
应用推荐
模块上移
模块下移
不移动