• 串并转换 - 引用次数：4

  Receiver part introduces the method of widening the clock frequency bandwidth of self correcting data clock recovery (CDR) circuit and the design of the circuit of synchronizing the byte clock with 8 parallel data in deserializer.

  在接收部分,详细介绍了一种宽频率的数据时钟恢复电路的设计、数据的串并转换单元中字节时钟与并行数据同步的电路设计。

  参考来源 - 基于低压差分信号的串行收发通讯芯片设计
• 串并转换器
  序列平行转换器

·2,447,543篇论文数据，部分数据来源于NoteExpress