• 抽取滤波器 - 引用次数：3

  The circuit’s parameters are 1.8 V digital part power supply,98 dB (Typ) dynamic range, 96 dB (Typ) S/(THD + N),18bit ENOB ,0.006 dB decimation filter pass-band ripple, 110dB stop band attenuation, four-stage, linear-phase decimator, 256 downsampling ratio.

  电路的设计参数如下：数字部分电压为1.8V，动态范围98dB，噪声与谐波失真比96dB，有效信号位数18位，抽取滤波器通带波纹0.006 dB，阻带衰减110dB，四级线性相位抽取滤波器，256倍降采样率。

  参考来源 - Sigma
  抽取器 - 引用次数：3

  Therefore, anti-alias digital filters are required. And their performance determines the effect of decimator.

  时域上对信号进行抽取会导致其频谱的扩展与混叠,因此,需要设计满足抗混叠要求的数字滤波器,且该滤波器性能的好坏直接影响抽取器的性能。

  参考来源 - 基于FPGA的多相滤波结构研究与实现
  多相分解 - 引用次数：1

  参考来源 - 一种采用斩波稳零技术的16位
• 杀害多人者
• 杀害多人者

·2,447,543篇论文数据，部分数据来源于NoteExpress