为了实现扩频信号的解扩、解调，数字基带处理器中包含数字伪码延迟锁定环（DDLL）和数字载波锁相环（DPLL）。
基于44个网页-相关网页
捕获采用大步进串行捕获方案，采用Tong算法判决策略，伪码跟踪采用全数字超前一滞后跟踪环（DDLL），载波跟踪采用全数字Costas环（DPLL），由载波相位提取观测量并进行位置解算。最后对这种设计方案进行了试验。
基于12个网页-相关网页
... 一种新型全数字锁相环 enhanced phase-lock loop 数字时钟锁相环 Digital Locked Loop 数字延迟锁相环 Delay Locked Loop ; DDLL ...
基于8个网页-相关网页