DDFS-Direct Digital Frequency Synthesizer 直接数字频率合成。 了基于相位累加器的DDS改进模型。为了区分它与DDWS的不同，将这这种结构称为直接数字 频率合成(DDFS)。由于采用了数控振荡器(NCO)硬件设计，使得输出频率控制变得简单。随着芯片级DDFS的问世及技术产品的不断升级，对DDFS技术的深入研究和工程程应用取得了引人注目的成果，并逐渐成为DDS的主流结构，以至于人们习惯于用DDS来特指DDFS。 DDFS的优点在于只用较少的器件就能实现常用信号的产生,可运用到SoC系统等模块中。 直接数字频率合成（DDFS）技术，原理如图2所示。 图2 直接数字频率合成（DDFS）原理框图 DDS的工作原理是以数控振荡器的方式产生频率、相位可控制的正弦波。电路一般包括基准时钟、频率累加器、相位累加器、幅度/相位转换电路、D/A转换器和低通滤波器（LPF）。频率累加器对输入信号进行累加运算，产生频率控制数据X（frequency data或相位步进量）。相位累加器由N位全加器和N位累加寄存器级联而成，对代表频率的2进制码进行累加运算，是典型的反馈电路，产生累加结果Y。幅度/相位转换电路实质上是一个波形寄存器，以供查表使用。读出的数据送入D/A转换器和低通滤波器。 图3 DDFS具有频率转换时间短、近载频相位噪声性能好、精度高，产生的信号频率范围宽等优点。DDS技术的实现依赖于高速、高性能的数字器件。可编程逻辑器件以其速度高、可在线编程，以及有强大EDA软件支持等特性，十分适合实现DDFS技术。