computational clock
计算时钟
以上为机器翻译结果，长、整句建议使用 人工翻译 。
Adding parallelism typically increases gate count, but the improved computational efficiency allows for the lower clock frequency needed to meet real-time constraints.
添加并行一般通过门数增加来实现，但提高计算效率要求降低时钟频率以满足实时需求。
youdao
应用推荐
模块上移
模块下移
不移动