...述第一时钟信号(CLKD)发生延迟，-其中所述第一控制电路(31)设计为使其在取决于所述配置信号(MR)的时刻与所述内部时钟信号(CLKIP)同步地生成所述第一控制信号(iPoint)，-用于与所述第二时钟信号(DLLCLK)同步地生成第二控制信号(oPoint)的第二控制电路(32)，-用...
基于1个网页-相关网页
应用推荐
模块上移
模块下移
不移动