MAX5037具有一个时钟输入(CLKIN)用于与外部时钟同步，还有一个相位延迟(相对于CLKIN)可调的时钟输出(CLKOUT)，以便于多相并联。
基于120个网页-相关网页
...复位，由于DCM中含有时钟锁定环路(DLL)，DLL会对新的时钟产生一串延迟单元，形成延迟链路。DLL中的相位检测器比较输入时钟(CLKIN)和反馈时钟(CLKFB)，并控制延迟链路选择器，选择合适的时钟输出，直到CLKIN与CLKFB完全吻合，完成新一轮的锁定。
基于64个网页-相关网页
发送数据时，数据位D0到D27分别加载到寄存器的输入时钟信号（CLKIN）的边缘时。可以选择由时钟选择方式（CLKSEL）终端的时钟的上升沿或下降沿。
基于60个网页-相关网页
所揭示的实例包含分数分频器FFD电路(210)，所述FFD电路(210)包含：动态分频器(302)，其响应于输入时钟信号(CLKIN)的可调整整数NK个循环的计数而提供相移脉冲输出信号(P1、P..
基于14个网页-相关网页
·2,447,543篇论文数据，部分数据来源于NoteExpress