另外，McBSP 内部采样率发生器时钟源选择 CPU,必须选择合适的时钟倍率（CLKGDV），使 得CLKX 的频率不超过4.2MHz （MAX3111E 要求SCLK 的最小时钟周期238ns） 即可 [3] 。
基于8个网页-相关网页
置FSX为输出，设置值为OXOAOA 设置采样率产生寄存器SRGRl，，确定分频数是OX20，由于主频是 160MHz，数据位时钟分频（CLKGDV）是32，故MCBSP2的波特率是5MHz， 设置值是OX20 设置采样率控制寄存器SRGR2，确定时钟采样率是内部的CPU，确定 帧同步为低有效，.
基于8个网页-相关网页