don't care bits 不关心位
don't care bits 不确定位
don t care bits 不确定位
fill don't-care bits 无关位填充
don t care bits masking 不确定位屏蔽
Using the simulator, we give a method based on the don t care bits in the test vectors to optimize the static test power.
本文设计了一种基于堆栈效应的漏电流模拟器,并提出了通过该模拟器,利用测试向量中特有的不确定位以优化测试中静态功耗的方法。
Thismethod exploits the large number of don't care bits (X) in test cubes and analyzescompatible relationships among scan slices.
这种方法利用确定性测试向量中存在的大量不确定位(X位),采用对测试向量进行扫描切片划分和兼容赋值的思想。
For all benchmark circuits, the method is able to encode all deterministic test patterns using an LFSR whose size is equal to the maximum number of care bits in a test pattern.
对于所有的实验电路,通过使用级数为确定性测试向量的确定位数量最大值的线性反馈移位寄存器,本策略可以编码所有的确定性测试向量。
应用推荐