...件，即JEDEC文件(电子器件工 程联合会制定的标准格式，简称JED文件)；对于FPGA来说， 是生成位流数据文件(Bitstream Generation)。 第2章可编程逻辑器件的设计 设计校验过程包括功能仿真和时序仿真，这两项工作是在 设计处理过程中间同时进行的。
基于12个网页-相关网页
对于CPLD，产生熔丝图文件，即JEDEC文件（简称JED文件）；对于FPGA，则是产生位流数据文件（Bitstream Generation）。
基于1个网页-相关网页
bitstream generation
比特流生成
以上为机器翻译结果，长、整句建议使用 人工翻译 。
应用推荐
模块上移
模块下移
不移动