前端设计目的在于得 到门级网表（gate-level netlist）为后端设计提供必需的文件，它包括算法到HDL 的描述、功能仿真、考虑设计约束后对源代码进行综合（synthesis），最后得到 用于电...
基于28个网页-相关网页
门级网表
Gate-level netlist
以上为机器翻译结果，长、整句建议使用 人工翻译 。
本算法可直接结合到现有的RTL和门级网表的验证流程中，从而提高算术电路的验证能力。
The approach can be easily incorporated into existing RTL to gate equivalence checking frameworks and increase the robustness of equivalence checking for arithmetic circuits.
youdao
应用推荐
模块上移
模块下移
不移动