时序收敛（timing closure）是这个阶段的最重要里程碑，也就是让电路实作符合组件规格所要求的工作速度，通常这需要工程师重新合成电路或手动调整逻辑闸和信...
基于2340个网页-相关网页
许多设计人员总是在一个很高的高度来看流程：应用哪种工具，如何达到时序收敛（timing convergence），如何interface synthesis等等。
基于32个网页-相关网页
主动时序收敛 ProActive Timing Closure
In the area of physical implementation, many new issues such as timing closure emerged due to the scaling down of feature size.
在芯片的物理实现领域，由于特征尺寸的变小，物理实现遇到了以时序收敛为代表的很多全新的问题。
参考来源 - 超深亚微米SOC设计IP硬核建模及物理实现关键技术·2,447,543篇论文数据，部分数据来源于NoteExpress
时钟频率的提高，时序收敛性问题则变的越来越重要，时序的优化则成为设计的主要目标。
Higher work frequency makes timing convergence more and more important, timing optimization becomes the main objective of the design.
针对深亚微米工艺下版图设计中存在的时序收敛问题，提出了一种区域约束的版图设计方法。
A new method for layout design based on region constraints was presented to resolve the timing closure problem of physical design in deep sub-micron technology.
该方法的优点包括更好的质量的结果的一个设计，更少的时序收敛的迭代和不太复杂的设计流程。
The advantages of the method include better quality-of-result of a design, fewer timing closure iterations and less complex design flow.
应用推荐