在芯片生产过程中，暴露的金属线或者多晶硅(polysilicon)等导体，就象是一根根天线，会收集电荷（如等离子刻蚀产生的带电粒子）导致电位升高。天线越长，收集的电荷也就越多，电压就越高。若这片导体碰巧只接了MOS 的栅，那么高电压就可能把薄栅氧化层击穿，使电路失效，这种现象我们称之为“天线效应”。随着工艺技术的发展，栅的尺寸越来越小，金属的层数越来越多，发生天线效应的可能性就越大。
And in the aspect of layout reliability like latch-up, electron migration and antenna effect are solved and reliability of whole layout is advanced.
在版图设计时,合理布局,避免了闩锁效应、金属电迁移、天线效应等版图失效模式,有效地提高电路可靠性。
参考来源 - 片上时钟产生电路的研究·2,447,543篇论文数据，部分数据来源于NoteExpress
本文介绍了天线效应的原理，以及修复方法。
This paper has introduced the principle of the process antenna effect, and repair methods.
设计中考虑到电流密度问题，寄生问题，对称性问题，天线效应以及ESD保护等。
Considering the issues such as current density, parasitic, symmetry, antenna effect and ESD.
此外，本文在版图方面进行了研究，对匹配、串扰、噪声、寄生效应、闩锁效应和天线效应分别进行了论述，给出相应的解决办法。
Besides, layout is researched in-depth. Discussing the matching, crosstalk, noise, parasitic effects, the latch and antenna effect, I give appropriate solutions.
应用推荐