中国测试精选文章 关键词：电路板；边界扫描；板级测试；可测性设计；JTAG [gap=974]Key words: PCB； Boundary scan； Board level test； Design for test； JTAG
基于158个网页-相关网页
在深入研究了一般数字集成电路系统可测性设计(DFT-Design For Testability)的先进的理论的基础上,根据MCU的自身特点,提出了一种基于功能测试的可测性设计方法;并且完成了MCU芯片的可测性电路设计及仿真验证...
基于8个网页-相关网页
可测性设计技术 De-sign For Testability ; DFT
可测性设计工程师 Design for Test Engineer
用可测性设计技术 Design for Testability ; DFT
有半导体可测性设计 Design- for- Test
为可测性设计 design-for-test ; DFT
用可测性设计 Design for Testability ; DFT
可测试性设计 Design for Testing ; DFT ; design for test
就是可测性设计 Design for Testability
可检测性设计 Inspectablity
DFT techniques adjust internal structure of circuits for testability.
可测性设计即调整电路的内部结构,使电路变得易测。
参考来源 - 基于NoC体系结构的测试研究Research shown: The method has important practical significance in guiding to the testability design and fault diagnosis of analog circuit.
研究表明，该方法对于指导模拟电路可测性设计及故障诊断均有重要的实际意义。
参考来源 - 基于时频分析和神经网络的模拟电路故障诊断及可测性研究·2,447,543篇论文数据，部分数据来源于NoteExpress
通过可测性设计，使该电路的测试难度及测试时间减少了将近一半。
By design for testability, both the degree of difficulty in testing and test time are reduced nearly one half.
实现了支持积分同时读出(IWR)的相关双采样(CDS)及其可测性设计。
The ROIC can support CDS with IWR (Integration while read) and give the testable design.
系统级可测性设计主要是将存储器BIST与ARM核的边界扫描测试相结合。
SRAM BIST is also combined with ARM core's boundary scan testing during system level DFT.
应用推荐