go top

反馈时钟

网络释义

  CLKFB

DLL中的相位检测器斗劲输入时钟(CLKIN)和反馈时钟(CLKFB),并节制延迟链路选择器,选择合适的时钟输出,直到CLKIN与CLKFB完全吻合,完成新一轮的锁定。

基于28个网页-相关网页

  FBCLK

当DLL工作时,输入时钟(C-CLK)首先不经 过延时补偿直接输入至时钟网络,反馈时钟FBCLK)与输入时钟的延时为‘, 则需要补偿的延时为名(T=t4.4-0)。

基于1个网页-相关网页

有道翻译

反馈时钟

Feedback clock

以上为机器翻译结果,长、整句建议使用 人工翻译

双语例句

  • 相位频率检测器比较基准时钟信号反馈时钟信号从而一个更多输出信号中生成脉冲

    A phase frequency detector compares a reference clock signal to a feedback clock signal to generate pulses in one or more output signals.

    youdao

  • 相位抖动反馈时钟和参考时钟之间上升沿差异多次随机采样平均偏移之间差。

    Phase Jitter: refers to the deviation of the FBKCLK rising edge to the REFCLK rising edge with respect to the average offset in a random sample of cycles.

    youdao

  • 基准反馈时钟信号相位频率同时,PLL处于锁定模式且PFD输出信号生成脉冲

    When the phase and frequency of the reference and feedback clock signals are the same, the PLL is in lock mode, and the PFD does not generate pulses in its output signals.

    youdao

更多双语例句
$firstVoiceSent
- 来自原声例句
小调查
请问您想要如何调整此模块?

感谢您的反馈,我们会尽快进行适当修改!
进来说说原因吧 确定
小调查
请问您想要如何调整此模块?

感谢您的反馈,我们会尽快进行适当修改!
进来说说原因吧 确定