我猜就是时钟输入引脚，FPGA里面的所有电路都是参照这个时钟来运行的，所以这个时钟就被叫做参考时钟（reference clock），使用的时候直接接到外部时钟源，并在工程里设定该网络为时钟网络 0
基于560个网页-相关网页
... REFC Reference 基准电容，常用于三星手机电路。 REFCLK Reference Clock 参考时钟 REFCNT Reference Control 参考驱动控制信号 ...
基于24个网页-相关网页
节目参考时钟间隔错误 PCR Discont
节目参考时钟抖动错误 PCR Jitter Error
主参考时钟 primary reference clock ; principal reference clock
外部参考时钟 ERCLK ; external Reference clock
参考时钟输入引脚 REFCLK
内部参考时钟 IRCLK
节目参考时钟 Program Clock Reference
参考时钟装置 Ref clk set Reference Clock Set
没有外部参考时钟 STCLK
And DPLL(ADF4113) is used to accomplish the function 1GHZ reference clock source.
其中还包括用DPLL(ADF4113)完成实现1GHZ的参考时钟源。
参考来源 - 基于AD9858宽带线性扫频源研究·2,447,543篇论文数据，部分数据来源于NoteExpress
还请注意，因为没有参考时钟，帧速率。
Please also notice that because there is no reference clock, the frame rate.
可以提供输入及输出用于引入及输出精确参考时钟信号。
Inputs and outputs are provided for bringing in and outputting precision reference clock signals.
一种风扇的转速的控制系统，是根据一参考时钟以控制风扇。
The fan rotation speed controlling system controls fan based on one reference clock.
应用推荐