• 1. SDRAM Clock: 内存时钟频率

• 1.The design of CPLD has adopted the output clock of image sensor to write SDRAM.
  CPLD电路设计采用图像传感器的输出时钟触发sdram写过程。
  dict.yoduao.com

©2026 网易公司