鉴相器（phasedetector）指的是能够鉴别出输入信号的相位差的器件，是使输出电压与两个输入信号之间的相位差有确定关系的电路。它是PLL，即锁相环的重要组成部分。
（2）鉴相器：鉴相器（Phase Detector）是相位比较装 置，它对基准信号f1与VCO产生的信号f2进行相位比较， 输出反映两信号相位误差的误差电压。
基于3444个网页-相关网页
测量方法是把信号源与鉴相器（Phase discriminator）和带通滤波器相接，在输出端测试均方根相位的 变化。 偏移频率。
基于752个网页-相关网页
...特点包括： 参考频率：稳定、精确的基准频率，RF输出将锁相于该频率；通常源于晶振或温度控制晶体振荡器(TCXO)。 鉴频鉴相器(PFD)：从参考信号和反馈信号中产生相位误差信号。 电荷泵：将误差信号转换为与相位误差成比例的正/负电流脉冲串。
基于156个网页-相关网页
Non-linear phase detector introduces difficulties for loop linear analysis.
非线性鉴相器的引入对环路线性分析造成了困难。
参考来源 - 高速串行通信中的时钟恢复技术Based on the above theoretical analysis, the author uses Cadence to design a phase-frequency detector and the layout of it.
本文在以上理论分析的基础上,利用电路设计专用工具——Cadence设计了一个鉴频鉴相器,并绘制了版图。
参考来源 - 锁相环频率综合器关键技术研究·2,447,543篇论文数据，部分数据来源于NoteExpress
模拟了鉴相器的工作过程。
利用差分电路，可以有效地减小鉴相器相位失真的影响。
A differential circuit can be used to minimize the effects of detector phase distortion.
本方案采用了低底噪鉴相器，实现低相噪和低杂散指标。
In this scheme, the synthesizer contains a low-noise phase detector to achieve the performance of low phase noise and low spur level.
应用推荐