逻辑门（Logic Gates)是在集成电路(Integrated Circuit)上的基本组件。简单的逻辑门可由晶体管组成。这些晶体管的组合可以使代表两种信号的高低电平在通过它们之后产生高电平或者低电平的信号。高、低电平可以分别代表逻辑上的“真”与“假”或二进制当中的1和0，从而实现逻辑运算。
因为门电路的输入信号与输出信号之间存在一定的逻辑关系，所以门电路又称为 逻辑门(logical gates)电路。 最基本的逻辑关系有与逻辑、或逻辑、非逻辑三种，与此相应的最基本的逻辑门是与 门、或门和非门。
基于204个网页-相关网页
...，30-23=7 二、逻辑与开关 亚里士多德逻辑理论–>莱布尼兹–>乔治·布尔(布尔代数) 即∪并，∩合，集合 逻辑门(logic gates) 克劳德·香农 位(bit) 与门 或门 或非门 与非门 与门用于进位 反向器 三、二进制加法器 ——->> 同或门，只有输入相同才能...
基于18个网页-相关网页
现场可编程逻辑门阵列 Field Programmable Gate Array ; FPGA
通用逻辑门 ULG UniversalLogicGate ; ulg
砷化镓逻辑门 gaas logic gate ; gallium arsenide logic gate
逻辑门电路库 Logic Gates
数字逻辑门 digital logic gate
逻辑门电路 Logic Gate Circuit ; logic gate ; logical gating circuit
组合逻辑门 combinational logic gate ; gic gate
直接耦合晶体管逻辑门 dctl gate
逻辑门冗余度 logic gate redundancy
The signal used pulse position modulation,the modulated signal compile the programme of time delay and produce the narrow pulse which carried the modulation information using the delay characteristics of logic gate within FPGA chip.
信号采用脉冲位置调制,调制后的信号利用FPGA片内逻辑门的延时特性,编写延时程序产生携带调制信息的窄脉冲。
参考来源 - 基于FPGA的THIn this paper, a single-layered fully-connected circuit network model is constructed using D flip-latch and logic gate as the basic element, and the one-to-one mapping existed in the mathematical encoding, circuit topology, and HDL file is established.
为此，以D触发器和逻辑门为基本单元，构建描述时序电路的全向连接电路网络模型。
参考来源 - 基于HDL仿真的同步时序电路演化方法·2,447,543篇论文数据，部分数据来源于NoteExpress
此前的研究只是证明了“生物逻辑门”是可以建造出来的。
Previous research only proved biological logic gates could be made.
他等于建造了一个逻辑门-准确地讲是一个或非门。
研究的下一阶段，科技人员将尝试开发包含多个逻辑门的更为复杂的电路。
The next stage of the research will see the team trying to develop more complex circuitry that comprises multiple logic gates.
应用推荐