我们模拟了漏致势垒降低效应(DIBL) : Ge=0.3，应变Si 沟道NMOS， SG时DIBL-24.4mV/V， DG时DIfiL-11.7mV/V;应变SiGe沟道 PMOS， SG时DIBL-26.8mV/V, DG时DIBL-16.8...
基于90个网页-相关网页
漏致势垒降低效应
Leaky barrier reduction effect
以上为机器翻译结果，长、整句建议使用 人工翻译 。
应用推荐
模块上移
模块下移
不移动