整 【中文名称】：正码速调整 【英文名称】：POSITIVE JUSTIFICATION 【定义1】： 一种码速调整方法。供传送数字信号用的数字时隙所具有的数字速率总是高于其原始信号的数字速率，并且根据当时的条件，在每一个码速调整瞬时可以是：a）在
基于138个网页-相关网页
正/零/负码速调整 positive/ zero/ negative justification ; positive
In the paper, common problems on positive justification are analysed, such as frame assignment, transition process, jitter. Then the frequency spectrum of a gappy clock is analysed which will be recovered by PLL.
本文首先分析了正码速调整所涉及的一般问题，如帧定位，过渡过程，抖动等，其次分析了码速恢复锁相环需要平滑的缺口时钟的频谱，最后通过实例说明了应用FPGA进行同步设计的一般方法。
参考来源 - 用FPGA实现数字复接·2,447,543篇论文数据，部分数据来源于NoteExpress
应用推荐