An FPGA implementation of AES algorithm is provided in this paper,which supports key length of 128-bit,192-bit,and 256-bit. The supporting for variable key length is implemented by multiplexing the same module.
在兼顾算法性能的同时,给出了一种 AES 算法的 FPGA 实现,采用逻辑部件复用的形式对变长密钥提供支持,在不需改变逻辑的情况下支持128位、192位和256位三种密钥长度。
参考来源 - 支持变长密钥的AES算法的FPGA实现·2,447,543篇论文数据，部分数据来源于NoteExpress
该文介绍了IDEA算法，并分析了IDEA算法存在弱密钥的原因，研究设计并实现了变长密钥的IDEA算法。
The paper first analyzes the cause for weak keys in IDEA, and further offers an improved algorithm of the variable length keys.
新算法具有一个可变长度密钥，输出2 5 6位的报文鉴别码（MAC）。
The new algorithm can use a variable length key, and its output is 256-bit message authentication code(MAC).
应用推荐