go top

网络释义

  SPD timings

干事频次为DDR2-667,干事电压1.8V,内存时序(SPD timings)为5-5-5-15,总共按照JEDEC法式延迟周期筹算,针脚数为240PIN,采用DDR2-DIMM接口典型。

基于64个网页-相关网页

  Dram Timing

BIOS设置中可以设置Memory Clock( 内存频率),DRAM Timing内存时序),Memory Voltage(内存电压),CAS Latency(内存延迟)等等。都对内存超频的稳定性产生影响。

基于22个网页-相关网页

短语

对于内存时序选项 dram timing

百科

内存时序

内存时序(英语:Memory timings或RAM timings)是描述同步动态随机存取存储器(SDRAM)性能的四个参数:CL、TRCD、TRP和TRAS,单位为时钟周期。它们通常被写为四个用破折号分隔开的数字,例如7-8-8-24。第四个参数(RAS)经常被省略,而有时还会加入第五个参数:Command rate(命令速率),通常为2T或1T,也写作2N、1N。这些参数指定了影响随机存取存储器速度的潜伏时间(延迟时间)。较低的数字通常意味着更快的性能。决定系统性能的最终元素是实际的延迟时间,通常以纳秒为单位。

详细内容

以上来源于: 百度百科
$firstVoiceSent
- 来自原声例句
小调查
请问您想要如何调整此模块?

感谢您的反馈,我们会尽快进行适当修改!
进来说说原因吧 确定
小调查
请问您想要如何调整此模块?

感谢您的反馈,我们会尽快进行适当修改!
进来说说原因吧 确定