中英▼
go top

串行时钟

网络释义

  SCLK

串行输出（MISO）：ISD的串行输出端。ISD未选中时，本端呈高阻态。串行时钟（SCLK）：ISD的时钟输入端，由主控制器产生，用于同步MOSI和MISO的数据传输。数据在SCLK上升沿锁存到ISD，在下降沿移出ISD。

基于901个网页-相关网页

  SCK

串行时钟(SCK):串行时钟用于数据输入和输出的串行总线定时。操作码、地址或出现在SI引脚上的数据在时钟输入的上升沿锁存,而SO引脚上的数据在时...

基于872个网页-相关网页

  SCL

SCL（串行时钟）：从此引脚输入串行的时钟信号，是最主要的通讯接口之一，数据信号的 正常传输必须依赖于此时钟的稳定正常。

基于802个网页-相关网页

短语

串行时钟线 SCL ; SCK ; Serial ClockLine ; CLK

串行时钟输入 SCLK ; Serial clock input ; DCLK ; SCK

串行时钟信号 SCL ; SCK ; CLKX ; Serial Clock singal

串行时钟芯片 Serial Timekeeper Chip

多媒体卡串行时钟 CLK ; SCLK Multimedia Card ; MMC ; Clock

串行时钟引脚 SPICLK ; SPISCLK

一根叫串行时钟线 Senal Clck Line

高速串行时钟 SCLH

 更多收起网络短语

有道翻译

串行时钟

Serial clock

以上为机器翻译结果，长、整句建议使用 人工翻译 。

双语例句

  • 串行时钟信号；

    Serial Clock singal ;

    youdao

  • 串行接口在内部时钟(主)模式下工作，AD 7721提供所需的串行时钟。

    The serial interface operates in internal clocking (master) mode, the AD7721 providing the serial clock.

    youdao

  • 此2线接口是一个广泛使用的主机、使用串行时钟（SCL）和串行数据线（SDA）的多从机 协议。

    The 2-wire interface is a widely used Master, multi-slave protocol using a serial clock (SCL) and a serial data line (SDA).

    youdao

更多双语例句
$firstVoiceSent
- 来自原声例句
小调查
请问您想要如何调整此模块？

感谢您的反馈，我们会尽快进行适当修改！
进来说说原因吧 确定
小调查
请问您想要如何调整此模块？

感谢您的反馈，我们会尽快进行适当修改！
进来说说原因吧 确定