go top

网络释义专业释义

  Tri-state Gate

数字逻辑——基础知识(三)B35 特殊的CMOS门(4)三态门(Tri-state gate)..

基于52个网页-相关网页

  TSL

...线信号I/O CHRDY驱动门类型的替代方案 关键词:三态门;集电极开路门;总线;VerilogHDL;可编程逻辑器件 [gap=509]Key words:TSL gate;OC gate; bus;VerilogHDL; programmable logic device ...

基于48个网页-相关网页

  triple gate

... 三态控制 tristate control; 三态门 triple gate; 三态输出 three state output; ...

基于14个网页-相关网页

短语

三态应用门户 Tristate Application Portal

三态输出门 Three state Output Gate

三态应用程序门户 Tristate Application Portal

  • triple gate
    triple gate

·2,447,543篇论文数据,部分数据来源于NoteExpress

新汉英大辞典

三态门

  • triple gate
以上来源于:《新汉英大辞典》

双语例句

  • 同时介绍分频器各级特性以及内部三态控制结构优点,给出了平均延迟时间设计结果设计应用于高频时钟芯片的大批量生产中。

    The dynamic performance of the gates and the advantages of internal structure of tri-state gate control are also presented. Results of the averaged time delay design are given. which have bee...

    youdao

更多双语例句

百科

三态门

三态门(英语:Three-state gate)是一种重要的总线接口电路。 三态指其输出既可以是一般二值逻辑电路的正常的高电平(逻辑1)或低电平(逻辑0),又可以保持特有的高阻抗状态(Hi-Z)。 三态门结构处于高阻抗状态时,输出电阻很大,相当于开路,没有任何逻辑控制功能。高阻态的意义在于实际电路中不可能断开电路。三态电路的输出逻辑状态的控制,是通过一个输入引脚 实现的。 三态门都有一个EO控制使能端,来控制门电路的通断。 可以具备这三种状态的器件就叫做三态器件。当EO有效时,三态电路呈现正常的“0”或“1”的输出;当EO无效时,三态电路给出高阻态输出。

详细内容

以上来源于: 百度百科
$firstVoiceSent
- 来自原声例句
小调查
请问您想要如何调整此模块?

感谢您的反馈,我们会尽快进行适当修改!
进来说说原因吧 确定
小调查
请问您想要如何调整此模块?

感谢您的反馈,我们会尽快进行适当修改!
进来说说原因吧 确定