...经过字长和深度扩展形成2M字节的数据输入缓冲，输入数据总线（D0～D15）、输出数据总线（Q0～Q15）、读使能（）、读时钟（RCLK）、写使能（）、写时钟（WCLK）和将空标志信号（）是由4片IDT72V2113的相应信号组合形成的；为外部扩展总线的空间选择信号，XFCLK...
基于116个网页-相关网页
...括多个存储器，这些存储器配置为支持与写时钟信号(WCLK)同步操作的双倍数据率(DDR)或单倍数据率(SDR)写模式和与读时钟信号(RCLK)同步操作的DDR或SDR读模式的任意组合。
基于12个网页-相关网页
...和与其反相的信号(bI2)进行比较，以致获得第二比较信号(rIclk)；以及-输出时钟输出信号(clk50)，其中通过所述第一比较信号(rclk)的信号边沿来触发所述时钟输出信号(clk50)的朝第一方向延伸的信号边沿，并且通过所述第二比较信号(rIclk)的信号边沿来触发所述时...
基于10个网页-相关网页
应用推荐